Matthias Lange - Veröffentlichungen

Eine kurze Vorstellung der Architektur von Mac OS X im Rahmen des Proseminars im Grundstudium. Zunächst gebe ich einen kurzen Überblick über die Geschichte von Apple Computers und stelle dann einen grob vereinfachten Systemaufbau vor. Anhand von Quartz Extreme stelle ich eine besondere Technologie näher vor und argumentiere, warum Mac OS X einfach "cooler" ist als andere Betriebssysteme.

In dieser Präsentation wird das WLAN Visual Assistant Projekt vorgestellt, welches im Rahmen des Softwartechnikpraktikums entstanden ist. Nach der Vorstellung des Teams, gibt es einen Überblick über Analyse und Design der Software. Anschließend folgen Implementierung und eine kurze Demonstration.

Vorstellung des Betriebssystems Mac OS X im Rahmen des technischen Seminars im DESY Zeuthen. Der Vortrag basiert in weiten Teilen auf meinem Proseminarvortrag.

Vorstellung der Ziele für die Entwicklung eines Mac OS X basierten PL/0 Compilers.

Vorstellung der ersten Schritte bei der Entwicklung des PL/0 Compilers, der Probleme und Aussicht auf die nächsten Entwicklungsschritte.

Der PL/0 Compiler für Mac OS X ist im Wesentlichen fertig. Präsentation der noch zu erledigen Arbeiten.

Vorstellung des Entwicklungsstands des TuppsManagers. Präsentation des Benutzerkonzepts, der Gruppenverwaltung und des Clientmanagements.

Vorstellung des kompletten PL/0 Compiler-Projekts. In dieser Präsentation sind die Toolbox-Funktionen für die Definition der Semantiken dokumentiert.

Abschlussvorstellung des TUPPS (TUPDA) Systems vor dem Lehrstuhl für angewandte Informatik der TU-Dresden.

Präsentation der Ergebnisse der Treiberentwicklung eines Mac OS X Treibers für die SIS1100 PCI-VME Interface Karte.

Präsentation des TUPDA-Systems auf der FAIM 2006 in Limerick, Irland.

Verteidigung meiner Bachlorarbeit. Vorstellung der architekturneutralen Seitentabellenschnittstelle für den Mikrokern Fiasco und Präsentation von Messergebnissen, die die ursprüngliche Implementierung für IA-32 mit der neuen Implementierung vergleichen.

Mehrkern- und Multiprozessorsysteme sind ein allgemeiner Trend in der Halbleiterindustrie. Um die Leistungsfähigkeit dieser Architekturen vollständig erschließen zu können, müssen Betriebssysteme und Anwendungsprogramme daran angepasst werden. Der Mikrokern Fiasco ermöglicht neben Nicht-Echtzeitaufgaben auch die Ausführung von Echtzeitaufgaben. Sowohl Echtzeitaufgaben als auch allgemeine Arbeitslasten können von SMP-Systemen profitieren. Die aktuelle FiascoMP-Implementierung macht Multiprozessorhardware für Fiasco nutzbar. Bei der Entwicklung wurde Wert auf den Erhalt der Echtzeiteigenschaften der Uniprozessorvariante gelegt. FiascoMP stellt jedoch hohe Ressourcenanforderungen durch die Duplikation von Kern-Datenstrukturen und leidet unter Leistungsdefiziten bei Anwendungen, die auf mehr als einem Prozessor laufen.

In meiner Arbeit habe ich drei Modelle untersucht, nach denen FiascoMP weiterentwickelt werden kann, um die genannten Limitierungen zu beseitigen. Eins davon habe ich prototypisch implementiert. Der Kern implementiert einen gemeinsam genutzten Adressraum über Prozessorgrenzen hinweg und einzelne Threads einer Task können auf unterschiedlichen Prozessoren laufen. Die Synchronisation der dafür notwendigen globalen Datenstrukturen (Mapping-Datenbank) muss dabei zwei Ansprüchen gerecht werden. Einerseits darf die für das Erreichen von Zeitschranken essentielle Unterbrechbarkeit des Kerns nicht beeinträchtigt werden, andererseits sollte auch der Resourcenzugriff für Aktivitäten ohne Echtzeitanforderungen nicht übermässig verzögert werden können. Auf den ersten Blick naheliegende Lösungen wie Spinlocks genügen nicht beiden Anforderungen gleichzeitig.

Für die Synchronisation der Mapping-Datenbank wurde deshalb der bereits für Einzelprozessorsysteme verfügbare Helping-Mechanismus so weiterentwickelt, dass er auf Multiprozessoren verwendet werden kann. Mit der Weiterentwicklung von FiascoMP konnte die Ressourceneffizienz gesteigert werden. Die Duplikation von Kern-Datenstrukturen entfällt und die für die Implementierung von gemeinsam genutztem Speicher benötigte Taskmenge konnte reduziert werden. Anhand von Messungen werde ich zeigen, dass der von mir entwickelte Cross-Prozessor-Helping-Mechanismus eine Begrenzung sowohl der WCET als auch der durchschnittlichen Ausführungszeit ermöglicht.